
12. Интегрални схеми: принцип на реализация, видове според технологията на производството им и според функциите им

"Knowledge is power. Knowledge shared is power multiplied.“
Robert Noyce



Исторически преглед на създаването на първата интегрална схема (IC)

• **1952** – първа публична дискусия на идеята за създаване на монолитна ИС, инициирана от експерта по радари Geoffrey William Arnold Dummer;

• **1958** – Jack St. Clair Kilby, работещ за Texas Instruments успява за пръв път да интегрира няколко компонента върху монолитен полупроводник;

• **1958 – 1961** - Jean Hoerni и Robert Noyce изобретяват планарния процес, използващ оптични фото-литографски техники;

• **1963** – Fairchild създава първата логическа интегрална схема, съдържаща 2 гейта и наречена “907”;

• **средата на 60-те години** – Texas Instruments създава сериите 54xx и 74xx, използващи TTL-логика;

• **1968** – RCA създава CMOS логическата серия 4000;

• **1967** – Fairchild създава серията Micromosaic, съдържаща няколко-стотин транзистора с възможност за конфигуриране, и считана за предшественика на Application-Specifi c Integrated Circuit (ASIC);

• **1970** – Fairchild създава първата 256-битова статична RAM – серията 4100, а Intel съобщава за първата 1024-битова динамична RAM – серията 1103;

• **1971** – Intel създава първия микропроцесор 4004, като негови автори са Marcian “Ted” Hoff, Stan Mazor и Federico Faggin. Този процесор съдържа само 2300 транзистора и може да изпълнява 60000 операции за секунда.


Исторически преглед на създаването на първата интегрална схема (IC) – продължение





Jack St. Clair Kilby, за пръв път успешно интегрира няколко компонента върху парче полупроводник; изобретател на електронния калкулатор (Texas Instruments)

Geoffrey William Arnold Dummer – автор на концепцията за интегралната схема



Първата интегрална схема на Jack St. Clair Kilby


Исторически преглед на създаването на първата интегрална схема (IC) – продължение

From Computer Desktop Encyclopedia
Reproduced with permission.
© 2000 Intel Corporation




Основателите на Intel **Andy Grove**, **Robert Noyce** и **Gordon Moore** с фотошаблона на микропроцесора 8080

Създаване на Si wafer (вафли)



Изискването за дебелината от 0.2 mm е наложено от необходимостта от механическа якост за по-нататъшните технологияни процеси. Към момента достатъчната за механична якост дебелина е 1um.


Оптичния литографски процес – стъпка по стъпка




Типични размери на ИС, които се създават по този начин, са 1mm x1mm, 10mm x 10mm и 15mm x 15mm.

Конструирането на отделните електронни компоненти изисква множество слоеве, като всеки слой изисква своя **уникална маска**. За опроводяването на компонентите, свързващо отделните транзистори, се използват подобни техники.


Примерен процес на производството на единичен NMOS транзистор



1. Подготовка на подложката (субстрата) с вкарване на необходимите примеси за осигуряване на съответната проводимост на полупроводника.




2. Депозиране на тънък слой от силициев двуокис (стъкло) върхо повърхността посредством експониране с кислород във високо-температурна пещ.




3. Покриване на подложката с тънък слой органичен резист, изсушаване и изпичане на резиста.

Примерен процес на производството на единичен NMOS транзистор - 2

4. Ултравиолетовата светлина преминава през прозрачните области на маската, като разбива молекулярната структура на резиста, без да влияе върху подложката и слоя от SiO_2.




5. Разтваряне на експонирания фоторезист с помощта на баня в органичен разтворител.




Описаният процес представлява **позитивен фотопроцес**. Съществува и **негативен фотопроцес**, при който облъчените с UV области се втвърдяват, а се разтваря необлъчения фоторезист.

Примерен процес на производството на единичен NMOS транзистор - 3




6. Отстраняване (ецване) на откритите от фоторезиста области SiO_2, което не засяга покритите с фоторезист области и силициевата подложка.




7. Останалия фоторезист се отстранява с подходящ разтворител, след което във високо-температурна пещ подложката се излага на въздействието на газ, съдържащ p-тип проводимост примес. Атомите на примеса проникват в откритите от стъклото области и създават необходимата проводимост. Понякога дифузията на примесните атоми се извършва посредством техники за йонна имплантация. Останалия след имплантацията SiO_2 се премахва с подходящи разтворители.

Примерен процес на производството на единичен NMOS транзистор - 4



8. Допълнителни маски и вариации на процеса се използват за създаване на две примесни области с N-проводимост, както и на гейта и слоя SiO_2, върху който той е разположен. В оригиналния процес гейта се изготвя от метал. В съвременните процеси метала е заменен от поликристален Si (или polySi), който също е добър проводник.




9. Върху така получената структура се израства нов слой от изолиращ SiO_2, в който с фотолитографски техники се отварят отвори, през които се осъществява връзка на гейта, дрейна и сорса на FET транзистора със слоя на метализация. Първоначално за слоя на метализацията се е използвал Al (алуминий), но с все по-малките структури на новите ИС съпротивлението на Al станало неприемливо високо и той бил заменен от мед (Cu).

Особености на осъществяването на слоевете на метализация

Всяка интегрална схема съдържа три отделни и различими слоя проводящ материал – слой **дифузия**, слой **полисилиций** и слой **метализация**. Обикновено за свързване между компонентите могат да се използват и слоевете на дифузията и полисилиция. В съвременните интегрални схеми могат да съществуват по няколко слоя polySi и по няколко слоя метализация. Изолацията между слоевете се осъществява с помощта на слой SiO_2.


Наслагването на множество слоеве SiO_2 върху слевете на метализация, води до издатини, изобразяващи релефа на слоевете метализация. С нарастването на словететe метализация се налага изглаждането на тези издатини с помощта на процес, наречен **Chemical Mechanical Polishing (CMP)**. По такъв начин съвременните силициеви чипове от висок клас могат да имат до десет слоя на метализация.

Извеждане на сигналите от кристала на интегралната схема




В процес наречен overglassing (пасивация) се нанася завършващ защитен слой от силициев двуокис или силициев нитрид, който осигурява физическа защита на ИС от влага и други замърсители. За осъществяване на връзки към контактните площадки се налага прилагането на още един фотолитографски процес, който отваря дупки в пасивационния слой, разкриващи контактните площадки.

Тестване на индивидуалните чипове и разделяне на кристалите




Отделните интегрални схеми във wafer-а се тестват индивидуално за функционалност и тези, които не издържат теста, се маркират с мастило за по-нататъшно отстраняване. Следва процес на разделяне (скряйбиране) на индивидуалните кристали (известни още и като die), с помощта на диамантен резец, издълбаващ канали между чиповете и последващото им начупване.

Корпусиране на интегралните схеми (die)




Разделените в предишната стъпка кристали се залепват за метална носеща рамка. Избора на адхезива за прикрепване основно се определя от изискването за добла топлопроводимост за извеждане на генерираната топлина от кристала.

Корпусиране на интегралните схеми – бондиране




Процеса на бондиране се осъществява със златна жичка, по-тънка от човешки косъм. Следва процес на капсулиране на интегралната схема с епоксидна смола.

Корпусиране на интегралните схеми – оформане на изводите на ИС



Следва процес на отрязване на ненужната част от рамката и на оформяне на изводите на интегралната схема (тези два процеса обикновено са съчетани в една технологична стъпка). Такъв корпус като показания обикновено носи названието **Dual In-Line** (**DIL**) или **DIP** корпус, като класическите размери на 14-изводна интегрална схема са 18mm x 6.5mm x 2.5mm с отстояние между изводите от 2.5mm. Този тип корпуси са въведени от Fairchild през 1965, но напоследък са изместени от **Small Outline Package** (**SOP**) с еквивалентни типични размери 4mm x 2mm x 0.75mm с отстояние между изводите от 0.5mm.


Съвременни корпуси за интегрални схеми



Съвременните интегрални схеми (ниво към 2008) от висок клас имат до 1000-2000 извода, което налага алтернативен начин за извеждането на сигналите на корпуса им. Типичен такъв корпус представлява **Ball Grid Array** (**BGA**) корпуса, при който изводите са от долната страна, а чипа се обръша (flip-chip) с контактните си площадки към основата на корпуса, след което се нагрява за осъществяване на надежден контакт с контактните площадки на основата.

Необходимостта от минимизиране на размерите налага технологията **Chip-Scale Package** (**CSP**), при която корпуса е малко по-голям от самия кристал. Технологията **die stacking**, въведена през 1990, позволява разполагането на няколко кристала един върху друг подобно на сандвич.

Различните видове интегрални схеми с годините на тяхното въвеждане



Белите полета означават, че технологията е изготвена и въведена в експлоатация, но все още не е широко разпространена и не среща прием в професионалните среди.

Фамилии интегрални схеми, използващи различни технологии

Технологии, използващи биполярни транзистори

- **TTL** (Transistor-Transistor Logic)
- **ECL** (Emitter-Coupled Logic)

Технологии, използващи полеви транзистори MOSFET

- **CMOS** (Complementary MOS)

Хибридни технологии, използващи комбинации от други технологии

- **BiCMOS** (Bipolar CMOS)


  Логиката се осъществява в CMOS, а крайните стъпала са биполярни транзистори

Технологии, използващи други полупроводници


- **GaAs** (бързодействие, но висока цена)

Класификация на схемите според захранващите им напрежения

Края на 80-те и началото на 90-те години доминиращото захранващо напрежение е **5V**.



В средата на 90-те години портативните компютри започват да използват захранващи напрежения от **3.3V**, а комуникационните системи – от **3V**.



През 1999 върховите технологии използват захранане на ядрото (периферните I/O транзистори могат да използват и по-високи захранващи напрежения) от **2.5V**. През 2000 навлизат захранващи напрежения от **1.8V**, през 2001 - **1.5V**, а през 2003 – **1.2V**.

През 2008 върховите интегрални схеми използват захранващи напрежения от **0.9V**.

Класификация на интегралните схемите според броя еквивалентни гейтове, които съдържат

В опростения си вариант “**еквивалентен гейт**” се дефинира като двувходов логически елемент NAND. Точната дефиниция определя еквивалентния гейт като “*1/11 от минималната логика, необходима за реализиране на еднобитов пълен суматор*”.

	# еквивалентни гейтове
SSI (Small-Scale Integration)	1-12
MSI (Medium-Scale Integration)	13-99
LSI (Large-Scale Integration)	100-999
VLSI (Very-Large-Scale Integration)	1000-999999
ULSI (Ultra-Large-Scale Integration)	над 1000000

Year	Node
1990	l.00 μm
1992	0.80 μm
1994	0.50 μm
1996	0.35 μm
1997–1998	0.25 μm
1999–2000	180 nm
2001	130 nm
2001	100 nm
2003	90 nm
2005–2006	65 nm
2008	45 nm
2008	40 nm
2009–2010*	32 nm
2011–2012*	22 nm
2013–2014*	16 nm

Еволюция в размерите на структурите в интегралните схеми


Намаляването на геометричните размери на MOS каналите между дрейна и сорса и на пътечките в ИС до субмикронно и нано-ниво има редица странични ефекти:

- наблюдават се комплексни ефекти при изчисляване на времевите интервали и тайминга на сигналите;

- Материалите, използвани за корпусите на ИС като всички останали природни материали са естествено радиоактивни и имат свойството спонтанно да емитират α-частици, като данните в субмикронните ИС могат да бъдат повлияни от тях;

- Наблюдава се феномена “субатомна ерозия” или “електромиграция”, при който структурите се разрушават при протичането на ток през тях.

Границите на оптичната литография




Структурите стават съпоставими, а често пъти и по-малки от дължинат ана вълната на UV-лъчението, използвано за изобразяването им. За да се избегне деформирането на структурите се използват техники за предварително изменяне на формите в обратна посока на полученото при фото-процеса изкривяване – *Resolution Enhancement Techniques* (RET): *Optical Proximity Correction* (OPC) и *Phase Shift Mask* (PSM), както и добавянето на *Sub-Resolution Assist Features* (SRAF). Също така вместо стандартно UV лъчение се използва *ExtremeUltraviolet* (EUV). Алтернатива е литографията с електронни снопове (*e-beam lithography*).

Закон на Moore


През 1965 **Gordon Moore** (един от създателите на Intel Corporation през 1968) в речта си за нарастване на капацитета на паметите, формулира закономерността, че приблизително на всеки 18 месеца капацитета на паметите се удвоява, броя на транзисторите на единица площ се удвоява, цената на един транзистор се намалява наполовина, а мощта на микропроцесорите се удвоява. Тази закономерност е позната като **закон на Moore**.

Така през втората половина на 60-те ИС съдържат средно 100 транзистора, в началото на 2002 Intel съобщава за McKinley микропроцесора, изработен по 0.13um процес и съдържащ над 200 милиона транзистора. През лятото на 2002, използвайки 90nm-процес Intel създава микропроцесор с над 330 милиона транзистора. През май 2008 компанията Altera съобщи за нова фамилия FPGA интегрални схеми, най-голямата от които съдържа **2.5 милиарда транзистора**!

Дебелослойни интегрални схеми (хибриди)




С помощта на фотопроцес (фоторезист, разположен върху фина метална мрежа и облъчван с UV през оптична маска) се правят шаблони за нанасяне на дебелослойните покрития. Пастата за нанасяне се състои от суспензия на метални частици от благородни метали.




През маската върху керамична подложка се “отпечатват” свързващите писти. Възможно е разполагането на няколко слоя от писти един върху друг, разделени с диелектрични слоеве. Целия “сандвич” от слоеве се изсушава и “пече” при около 1000 °C.

Дебелослойни интегрални схеми (хибриди) - продължение




По същия начин се “отпечатват” съпротивления от паста, съдържаща въглеродни (графитни) съединения. Структурата се пече при 600 °C, след което се нанася защитно покритие (суспензия на стъклени частици), което се пече при 450 °C.


Пасивно (преди разполагането на ИС) настройване на дебелослойните резистори с помощта на лазер.



Дебелослойни интегрални схеми (хибриди) - продължение




(a) Spiral




(b) Square spiral

Създаване на дебелослойни индуктивности (в същия процес, при който се печатат свързващите писти). Кондензаторите, които биха били създадени по тази технология, обикновено са много неточни, поради което се използват дискретни компоненти.

Тънкослойни интегрални схеми




Посредством фотолитографски процес се ецват структури върху подложка с нанесени върху нея слоеве от Нихром и злато (с дебелина от порядъка на 5um).




Останалите след фотолитографския процес структури от нихром и злато представляват писти и резистори, като самите резистори се довършват с допълнителна стъпка на ецване.

Тънкослойни интегрални схеми – продължение





Използваният разтворител разтваря само златото, но не пипа нихрома.

Процес на настройване с помощта на лазер на стойностите на резисторите (има по-малко свобода в сравнение с дебелослойните ИС).





Тънкослойни интегрални схеми – продължение






Залепване на кристалите на ИС върху подложката с помощта на смола, съдържаща сребърни частици и печене при 180 °C.






Просес на бондиране на площадките на изводите на ИС с помощта на тънка златна или алуминиева жичка.


Тънкослойни интегрални схеми – продължение




Разполагане на интегралните схеми от лента с нанесени свързващи проводници (Tape Automated Bonding – TAB)





Тънкослойни интегрални схеми – продължение






Flipped-Chip техника за разполагане на компонентите върху подложката на тънкослойната ИС.







Flipped-Tab техника за разполагане на компонентите върху подложката на тънкослойната ИС. Използва се при големи по обем серии с голям брой изводи на ИС.


Тънкослойни интегрални схеми – продължение






Защитаване на отделните кристали в хибридната ИС чрез пластмасов полимер в разтворител






Защитаване на цялата структура на тънкослойната ИС с керамична капачка, запълнена със сух азот.


Тънкослойни интегрални схеми – продължение






При необходимост от особено добра защита на тънкослойната ИС цялата структура се запечатва херметично с корпус от сплав, запълнен със сух азот.

Съвременни методи за корпусиране на интегрални схеми




Flip-Chip Ball Grid Array (BGA) корпус

Използване на 3D-техника (die stacking) за “приближаване” на чиповете, изискващи голяма свързаност (обикновено се използва за еднотипни чипове – SRAM, DRAM).




Съвременни методи за корпусиране на интегрални схеми – продължение




Създаване на проходни отвори през силициевата подложка посредством миграция на алуминий в градиентна пещ – технологията има голям потенциал за създаване на ИС с активни компоненти от двете страни, както и за свързване на кристалите в 3D-стекове.

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP




Използване на **cofired** керамика с предварително щанцовани отвори за изграждане на подложките за System-In-Package (SIP) технологията (няколко некорпусирани ИС в един корпус)




Отпечатване с проводящо мастило на проходните отвори и пистите

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP




Отделните керамични подложки се притискат една към фруга и се опичат при 1600 °C (850 °C за нискотемпературния вариант позволяващ писти от Cu или Au, които биха се изпарили при 1600 °C), като по този начин образуват монолитно блокче от cofired керамика. Подложки за SiP, изработени по този начин, постигат забележителните 100 – 260 слоя.

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP




Изкопаване на ями в слоевете керамика, които да поберат подготвените кристали на ИС

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP




Подготвяне на изводите на SIP-корпуса под формата на PGA (Pin Grid Array)

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP



Алтернативни техники за корпуса на SIP-компонентата – Ball Grid Array (BGA) и Column Grid Array (CGA)

Съвременни методи за корпусиране на интегрални схеми – продължение - SiP



Разполагане на отделните некорпусирани чипове в копуса на SIP и затварянето им със защитни керамични капачки